P

Technische Universität Dresden
Institut für Feinwerktechnik und
Elektronik-Design

Themen für Diplomarbeiten

Beachten Sie bitte auch die aktuellen Angebote vor dem Raum BAR II/26 oder fragen Sie die Arbeitsgruppenleiter nach möglichen Themen!

Elektronik- bzw. Sensor-Entwurf

In Zusammenarbeit mit der Dresdner Firma InfraTec GmbH wird folgendes Thema angeboten:

Entwicklung einer Testplattform für einen integrierten Schaltkreis (ASIC) in pyroelektrischen IR-Sensoren: Der ASIC kann sehr flexibel konfiguriert werden und ist somit unter verschiedenen Betriebsbedingungen einsetzbar. Für die umfassende Charakterisierung des ASIC wird eine flexible Testplattform benötigt. Als Ausgangspunkt kann eine bestehendes Evaluation-Kit mit begrenztem Funktionsumfang genutzt und entsprechend weiterentwickelt werden. Teilaufgaben:

• Entwicklung der Hardware zur Ansteuerung des ASIC und Aufbereitung der Signale,

• Anpassung der Firmware des Mikrocontrollers zur Ansteuerung,

• Entwicklung von Teststrategien und -methoden,

• Aufbau, Inbetriebnahme und Test.

Prüfung der Elektromigrationsrobustheit mit dem KLayout-DRC

Elektromigration (EM) ist ein wachsendes Zuverlässigkeitsproblem für Leiterbahnen in integrierten Schaltkreisen (ICs). Um dieser Herausforderung zu begegnen, gibt es neue Modelle, welche die Lebensdauer einer Leiterbahn präzise voraussagen. Dabei wird das bisherige Kriterium der Stromdichte um die geometrischen Eigenschaften der Leiterbahn (z.B. Länge) erweitert. Ein Konzept zur EM-Verifikation mit diesen neuen Modellen basiert auf stromabhängigen Design Rule Check (DRC)-Regeln.
Im Rahmen dieser Arbeit soll untersucht werden, wie derartige DRC-Regeln umgesetzt werden können. Dazu soll die frei verfügbare Software KLayout zum Einsatz kommen, welche über umfangreiche Möglichkeiten zur Implementierung von DRC-Regeln verfügt und zusätzlich um eigene Skripte erweitert werden kann. Es ist ein Konzept zur Umsetzung der Regeln zu entwickeln, welches dann anhand von einzelnen Fällen beispielhaft implementiert und verifiziert wird.

Musterbasierte Wegsuche in Graphen

Bei der Verdrahtung integrierter Schaltkreise werden Wegsuche-Algorithmen verwendet, wie z.B. der Dijkstra- und der A*-Algorithmus. Diese Algorithmen können in einem Graphen den kürzesten Weg zwischen zwei Knoten finden. Bei der Verdrahtung müssen die Verdrahtungsressourcen daher zuerst in einen Graphen überführt werden. Die Knoten und Kanten gehören dann zu verschiedenen Verdrahtungsebenen (z.B. Metal1, Via1).
In dieser Aufgabe soll der Dijkstra-Algorithmus so angepasst werden, dass er bei der Wegsuche nur Teilgraphen aus einer vorgegebenen Liste verwendet. Diese Teilgraphen repräsentieren dabei kurze Verdrahtungsstücke, die eine bestimmte Abfolge von Verdrahtungsebenen verwenden.

Extraktion von Induktivitäten aus dem Layout

Das Open-Source-Programm KLayout erlaubt das Editieren der Layouts integrierter Schaltungen und unterstützt auch die Überprüfung von Entwurfsregeln (Design Rule Check, DRC) sowie den Vergleich zwischen Layout und ursprünglichem Schaltplan (Layout versus Schematic, LVS). Zur Durchführung des LVS muss eine Netzliste aus dem Layout extrahiert werden. Während z.B. für Transistoren die Bauelementparameter (Breite, Länge, etc.) erkannt werden können, ist das für Spulen nicht der Fall.
In dieser Arbeit soll KLayout so erweitert werden, dass die Induktivität von Spulen extrahiert werden kann. Dazu soll das Layout der Spulen an ein externes Programm, z.B. FastHenry oder OpenEMS, weitergegeben und dort simuliert werden. Die dabei ermittelte Induktivität ist dann wieder an KLayout zurückzugeben, sodass der LVS durchgeführt werden kann.

Thermischer Entwurf für optische integrierte Schaltkreise (OICs) auf Siliziumbasis

Zahlreiche Anwendungen im Hochfrequenzbereich (z.B. in der Telekommunikation) lassen sich günstig optisch realisieren. Um Kosten zu senken und eine höhere Integrationsdichte zu erreichen, entstehen die optischen Systeme immer häufiger in Form integrierter Schaltkreise, teilweise in Silizium-Chips. Silizium hat jedoch den Nachteil einer starken Temperaturabhängigkeit der optischen Eigenschaften. Deshalb ist dabei der thermische Entwurf von herausragender Bedeutung.
Am Institut werden Entwurfsmethoden für kohärente Ising-Maschinen entwickelt. Das sind nicht-klassische Spezialrechner in Silizium-OICs, die bestimmte mathematische Probleme sehr effizient lösen können (vergleichbar mit Quantencomputern). Dabei verschärfen sich noch einmal die thermischen Herausforderungen bei Silizium-OICs.
In dieser Arbeit sollen aus thermischen Analysen optischer Bauelemente Randbedingungen und Regeln abgeleitet werden, die für den Entwurf optischer integrierter Schaltkreise verwendet werden können.

Zuverlässigkeitsmodellierung elektronischer Baugruppen

Elektronische Baugruppen bestehen trotz fortschreitender Funktionsintegration aus einer Vielzahl von Komponenten, die unter gleichen Umgebungsbedingungen stark unterschiedliche Ausfallverhalten und -wahrscheinlichkeiten aufweisen. Um in frühen Entwurfsphasen Aussagen zur Zuverlässigkeit zu generieren und rechtzeitig Entscheidungen zur Verbesserung der Lebensdauer treffen zu können, ist die geeignete Modellierung von Ausfällen notwendig. Entsprechende Modelle für Einzelkomponenten sollen zusammengetragen und zu einem Modell zur Berechnung der Ausfallverteilung eines Systems verknüpft werden.

Musterbasierte Wegsuche in Graphen

Ein wichtiger Schritt beim Layoutentwurf digitaler integrierter Schaltungen (ICs) ist die Verdrahtung der zuvor platzierten Gatter. Dabei werden die zur Verfügung stehenden Verdrahtungsressourcen (also Tracks und Vias) in einen Graphen abgebildet, der aus Knoten und Kanten besteht. Mit Hilfe von Wegsuche-Algorithmen, wie z. B. dem Dijkstra-Algorithmus, können dann kürzeste Wege in diesem Graphen gesucht werden, um die Netze nacheinander zu verdrahten.
Es gibt jedoch Anwendungen, bei denen die Verdrahtung mittels kürzester Wege nicht wünschenswert ist. Ein Beispiel ist die elektromigrationsrobuste Verdrahtung, bei der kritische Netze nur mittels vorgegebener Strukturen verdrahtet werden sollen, die vorher durch Simulation als robust eingestuft wurden.
In dieser Arbeit soll zunächst der Stand der Technik bei Wegsuche-Algorithmen recherchiert werden. Insbesondere vergleichbar angepasste Algorithmen sind hier von Interesse. Danach soll der Dijkstra-Algorithmus zur Wegsuche in Graphen so erweitert werden, dass nur Strukturen bzw. Teilgraphen aus einer vorgegebenen Liste verwendet werden.

Berücksichtigung des Antenneneffekts beim Design-Rule-Check mit KLayout

Der Layoutentwurf integrierter Schaltungen (ICs) überführt eine Netzliste in geometrische Maskendaten – die Grundlage zur Herstellung der Chips in einer Halbleiterfabrik. Eine wichtige Teilaufgabe ist dabei die Verifikation der Entwurfsdaten, z. B. im Rahmen des DRC (engl. design rule check) bei dem die Einhaltung der Entwurfsregeln überprüft wird. In diesem Schritt kommen typischerweise kommerzielle Werkzeuge mit großem Funktionsumfang (und hohen Lizenzkosten) zum Einsatz.
Für kleinere Entwurfsaufgaben oder Vorentwürfe ist es wünschenswert, frei verfügbare Werkzeuge einsetzen zu können. Ein solches Werkzeug ist KLayout, welches rudimentäre Unterstützung für den DRC besitzt und erweitert werden kann. Die konkreten Entwurfsregeln müssen dabei als Skript hinterlegt werden, das von KLayout ausgeführt wird.
Am Institut wurde dafür das Python-Framework Babylon entwickelt, das einen großen Teil der DRC-Regeln kommerzieller Technologien in ein äquivalentes DRC-Skript für KLayout übersetzen kann. Bisher fehlt jedoch die Unterstützung von Entwurfsregeln zur Vermeidung des Antenneneffekts (engl. antenna effect), bei dem MOSFETs während der Herstellung geschädigt werden können.
In dieser Arbeit sollen zunächst der Antenneneffekt und Möglichkeiten zu seiner Vermeidung recherchiert werden. Danach soll Babylon um die Unterstützung der zugehörigen Entwurfsregeln einer kommerziellen Technologie erweitert werden.

Äquivalenzanalyse von Bildinhalten mithilfe maschineller Lernverfahren

Das Ziel dieser Aufgabe ist die Entwicklung eines Softwarewerkzeugs (Python) zur Analyse von Konstruktionszeichnungen oder Schaltplänen (Bilddaten). Mehrerer hundert Dokumente sollen in angemessener Zeit (wenige Stunden) auf wiederkehrende Strukturen hin geprüft werden, um lohnenswerte Kandidaten für eine potentielle Optimierung zu identifizieren (z.B. Teilschaltungen). Die Umsetzung umfasst die Zerlegung der Bilddaten in konfigurierbare Merkmale und abstrahierende Merkmalskategorien sowie einer anschließenden statistischen Auswertung und grafischen Darstellung der Ergebnisse. Die Lösung ist anhand von Beispieldatensätzen zu evaluieren.

FEM-Simulation von HF-Wellenleitern mit freier Software

Um die Zuverlässigkeit und Störungssicherheit hochfrequenter Baugruppen zu beurteilen, können diese vor der Herstellung simuliert werden. Stand der Technik ist dabei unter anderem die Simulation per FEM (Finite-Elemente-Methode). Dabei werden die Geometrien in ein Programm importiert und vernetzt, sodass sich ein aus vielen kleinen Teilvolumen bestehendes Modell ergibt. Im Anschluss kann dieses Modell für gegebene Randbedingungen simuliert und die Ergebnisse berechnet und dargestellt werden.
Auf dem Markt erhältliche Software, wie z.B. Ansys HFSS oder Maxwell, unterliegt meist einer kommerziellen Lizenz, die zu erhöhten Kosten führt und eine Integration in eigene Umgebungen schwierig gestaltet. Ziel der Arbeit ist es daher, einen Workflow zu entwickeln, der komplett auf freier Software basiert. Dazu ist ein Überblick über Open Source-Software zu erarbeiten, die für eine HF-Analyse beliebiger Geometrien geeignet ist. Danach sind diese Simulationswerkzeuge auf ihre Eignung zu testen. Anhand der Ergebnisse ist ein Vorgehen für die Verwendung im konkreten Anwendungsfall zu entwickeln.

Modellierung und Transformation von flexiblen Leiterplatten im dreidimensionalen Raum

Flexible Leiterplatten ermöglichen die Fertigung sehr kompakter Baugruppen und sind damit aus der heutigen Baugruppenentwicklung nicht mehr wegzudenken. Ein Problem ist allerdings die vorherige Simulation, vor allem im Hinblick auf die dreidimensionale Formgebung (Verbiegung) und die als Folge auftretenden Schädigungen an der Leiterplatte. Damit die Leiterplatten im verformten Zustand simuliert werden können, ist vorher eine entsprechende Modellierung und Berechnung der Verformung nötig. Ziel der Aufgabe ist daher eine Recherche von Darstellungsmöglichkeiten (z.B. mittels NURBS) sowie die anschließende Transformation von flexiblen Leiterplatten und darauf befindlicher Leiterzüge. Gegeben sind dabei Biegelinien und -radien, anhand derer die Leiterplatten in eine gewünschte Form gebogen werden sollen. Die so gebogene Geometrie soll im Anschluss für eine Simulation der Leiterplatte im Hinblick auf Biegebeanspruchung beim Verformen herangezogen werden.

  Impressum

Letzte Änderung: 22.4.2024