| AAT (Actual Arrival Time) | Tatsächliche
Ankunftszeit |
| AC (Alternating Current) | Wechselstrom |
| ASIC (Application Specific Integrated Circuit) | anwenderspezifischer integrierter Schaltkreis |
| | |
| BFS (Breadth-first Search) | Suche erfolgt in der
Breite, d.h. alle Elemente werden in der gleichen Tiefe indiziert |
| BICMOS (Bipolar CMOS) | CMOS mit Bipolartransistoren bestückt |
| Buffer | Verstärker zur Erhöhung der Treiberleistung (2 Inverter in Reihe) |
| | |
| CLK (Clock) | Takt |
| CAD (Computer Aided Design) | Rechnerunterstützter Entwurf |
| CIF (Caltech Intermediate Format) | Binäres Fileformat für Layoutinformationen |
| Constraint | Vorgabe, Randbedingung beim Entwurf |
| CVD (Chemical Vapor Deposition) | Chemische Dampfabscheidung bei IC-Herstellung |
| | |
| DC (Direct Current) | Gleichstrom |
| DEF (Design Exchange Format) | Netzliste und Platzierung von Zellen |
| Delay | Verzögerung |
| DFS (Depth-first Search) | Suche erfolgt in die Tiefe,
d.h. es werden Elemente mit wachsender Tiefe indiziert |
| DIL (Dual In-Line) | Doppelreihengehäuse für IC |
| DIP (Dual In-line Plastic) | Doppelreihen-Plastik für IC |
| DRC (Design Rule Check) | Prüfung der geometrischen Strukturen |
| DSPF (Detailed Standard Parasitics Format) | Fileformat für R- und C-Werte im SPICE-Format |
| DUT (device under test) | Prüfling |
| | |
| EDA (Electronic Design Automation) | automatisierter elektronischer Entwurf |
| EDIF (Electronic Design Interchange Format) | Netzlistenformat |
| EMC (electromagnetic compatibility) | elektromagnetische Verträglichkeit (EMV) |
| EME (electromagnetic emission) | elektromagnetische Emission/Störaussendung |
| EMI (electromagnetic interference) | elektromagnetische Störung |
| EMS (electromagnetic susceptibility) | elektromagnetische Sensibilität/Störfestigkeit |
| ESD (electrostatic discharge) | elektrostatische Entladung (Vermeidung von Chip-Beschädigung) |
| EUV (extreme ultraviolet lithography) | Lithographiemethode unterhalb Lichtwellenlänge |
| Extrinsic Delay | Leitungsverzögerung (Point-to-point delay) |
| | |
| Fan-in | Maximale Anzahl logischer Bausteine, die anderen Baustein treiben |
| Fan-out | Maximale Anzahl logischer Bausteine, die getrieben werden können |
| FEM (Finite Element Method) | Näherungslösungsmethode basierend auf endlicher Elementeanzahl |
| Firm-IPs | Urheberrecht-geschütztes Modul auf Netzlistenebene mit Platzierung |
| Flipflop | Speicherelement, Eingangssignal bei Taktflanke an Ausgang |
| FPGA (Field Programmable Gate Array) | vom Nutzer programmierbare Gatter-Matrix |
| | |
| GDSII | Binäres Fileformat für Layoutinformationen |
| | |
| Hard-IPs | Urheberrecht-geschützte Maskendaten |
| HDL (Hardware Description Language) | Hardware-Beschreibungssprache |
| | |
| IDS (Drain source current) | Stromfähigkeit (eines Transistors) |
| IEEE (Institute of Electrical and Electronics Engineers) | Int. Fachverband für Elektroingenieure |
| Intrinsic Delay | Zellverzögerung (Pin to pin delay) |
| IPs (Intellectual Property Devices) | Urheberrechtlich geschützte Entwurfskomponenten |
| | |
| JFET (Junction Field-Effect Transistor) | Sperrschicht-Feldeffekt-Transistor |
| | |
| Latch | Speicherelement, Eingangssignal bei Taktpegel an Ausgang |
| LEF (Library Exchange Format) | Definierung von IC-Prozess u. log. Zellbibliothek |
| LPE (Layout Parameter Extraction) | Ermittlung von R, C der Leitung u. BE-Parameter |
| LVS (Layout Versus Schematic) | Vergleich zwischen Layout und Schaltplan |
| | |
| MCM (Multi Chip Module) | Hybridbaustein mit Nacktchips |
| MIPS (Million Instructions per Second) | Rechengeschwindigkeit in Mill. Operationen/sec. |
| MOS (Metal Oxide Semiconductor) | Metalloxid-Halbleiter |
| |
| OASIS (Open Artwork System Interchange
Standard) | Binäres Fileformat für Layoutinformationen |
| OPC (Optical Proximity Correction) | Layoutanpassung zur Verzerrungskorrektur bei Strukturen < Lichtwellenlänge |
| OTC (Over the Cell) | Lagen oberhalb von Zellen |
| | |
| Pad | Chipanschluss |
| PCB (Printed Circuit Board) | Leiterplatte |
| PDEF (Physical Design Exchange Format) | File für Plazierungs- und Cluster-Informationen |
| PSM (Phase Shifting Masks) | Masken mit Gebieten zur Phasen-Umkehrung bei Strukturen < Lichtwellenlänge |
| | |
| RAM (Random Access Memory) | Schreib- und Lesespeicher |
| Register | 1-Bit-Speicherelement (Flipflop oder Latch) |
| RET (Resolution Enhancement Technique) | Methoden zur Auflösungsverbesserung bei Strukturen < Lichtwellenlänge |
| ROM (Read Only Memory) | Nur-Lese-Speicher |
| RSPF (Reduced Standard Parsitics Format) | C-Werte u. Verzögerungszeiten im SPICE-Format |
| RTL (Register Transfer Level) | Register-Transfer-Darstellung (Clock, Function, Events, ohne Timing) |
| | |
| SDF (Standard Delay Format) | Fileformat für Verzögerungszeiten |
| SIA (Semiconductor Industry Association) | amerikanischer Halbleiter-Industrieverband |
| Skew | Zeitdifferenz zwischen verschiedenen Events die simultan sein sollten |
| Slew rate | Anstiegsgeschwindigkeit (z.B. Volt pro ns) |
| SMD (Surface Mounted Device) | oberflächenmontiertes Bauelement |
| SMT (Surface Mounting Technology) | Oberflächenmontagetechnik |
| Soft-IPs | Urheberrecht-geschütztes Modul auf VHDL/Verilog-Ebene |
| SPEF (Standard Parasitics Exchange Format) | DSPF und RSPF kombiniert |
| SPF (Standard Parasitics Format) | Fileformat für C-Werte und Verzögerungszeiten |
| SPICE (Simulation Program with IC Emphasis) | Simulationsprogramm für ICs |
| Synthesis | Überführung abstraktes 'high level' Modell zu detaillierterem 'low level' Modell |
| | |
| TAP (Test Access Point) | Anschluss für Testzugriff |
| TTL (Transistor Transistor Logic) | bipolare Schaltkreisfamilie |
| | |
| UDS (Drain source voltage) | Spannungsfestigkeit (eines Transistors) |
| | |
| VHDL (Very High Speed IC Hardware Description Language) | Programmiersprache zur Hardware-Modellierung |
| VLSI (Very Large Scale Integration) | Hochintegrierter Schaltkreis |
| | |
| Wafer | Siliziumscheibe |
| | |
| Yield | Ausbeute |
| | |
| ZSA (Zero-slack Algorithm) | Verzögerungs- /
Taktungskriterien erfüllt bei max. Freiheit der Schlupfvariablen |
| ZST (Zero-skew Tree) | Taktbaum ohne asymmetrische
Verzögerungen (gleiche Schlupfvariablen) |