Zur Startseite des Instituts für Feinwerktechnik und Elektronik-Design

Technische Universität Dresden
Institut für Feinwerktechnik und
Elektronik-Design

 

Startseite

Feinwerktechnik

Elektronik-Design

Dienstleistungen

Forschung

Lehre

Mitarbeiter

Infos

 

Forschungsschwerpunkt
Berücksichtigung und Vermeidung von Elektromigration beim Layoutentwurf

 

Erster proaktiver EM-robuster Verdrahter

  • Elektromigrationsrobuste Verdrahtung "by Design", also Robustheit bereits bei der Verdrahtung

  • Verzicht auf nachgeschaltete Reparaturen von EM-Problemen nach der Verifikation

  • Nutzung von verfügbaren Verdrahtungsressourcen zur Steigerung der EM-Robustheit durch:

    • Verdrahtung in der Reihenfolge des EM-Risikos
    • Optimierte Netztopologie
    • Begrenzung der Segmentlängen
    • Anpannung des Leiterbahnquerschnitts
    • Einfügen von Reservoiren
    • EM-optimiertes Einsetzen von redundanten Vias

  • In der Regel genügt die Anwendung für maximal 10 Prozent der zu verdrahtenden Netze

Veröffentlichungen

S. Bigalke and J. Lienig, "FLUTE-EM: Electromigration-optimized net topology considering currents and mechanical stress," In Proc. of 26th IFIP/IEEE Int. Conf. on Very Large Scale Integration (VLSI-SoC), Oct. 2018, pp. 225–230, DOI: 10.1109/VLSI-SoC.2018.8644965

S. Bigalke, T. Casper, S. Schöps and J. Lienig, "Increasing EM Robustness of Placement and Routing Solutions based on Layout-Driven Discretization," In Proc. of 2018 14th Conf. on Ph.D. Research in Microelectronics and Electronics (PRIME), Jul. 2018, pp. 89–92, DOI: 10.1109/PRIME.2018.8430323

S. Bigalke and J. Lienig, "Load-aware redundant via insertion for electromigration avoidance," In Proc. of 2016 ACM International Symposium on Physical Design (ISPD), Apr. 2016, pp. 99–106, DOI: 10.1145/2872334.2872355

Weitere Forschungsthemen

 

Theoretische Untersuchungen zur Entwicklung von Stromdichten
(Quelle: ITRS Roadmap)

Simulation der Stromdichte-verteilung

Experimentelle Verifikation von Elektromigrationserscheinungen

 

Aufgaben:

  • Schaltungs- und Layoutanalyse zur Ermittlung elektromigrationsgefährdeter Netze und Untersuchung des Einflusses verschiedener Stromarten und Stromdichten auf die Elektromigration

  • Entwicklung von effektiven Stromdichte-Verifikationsmethoden für Leiterbahnen und Vias unterschiedlichster Geometrien

  • Untersuchung neuartiger Technologien zur Vermeidung von Elektromigrations-Erscheinungen

 

Weitere Veröffentlichungen (Auswahl):

  • M. Thiele, S. Bigalke, J. Lienig, "Exploring the use of the finite element method for electromigration analysis in future physical design," [pdf] In Proc. of 2017 IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), pp. 1–6, Oct. 2017, DOI: 10.1109/VLSI-SoC.2017.8203466

  • M. Thiele, J. Lienig, "Vermeidung von Elektromigration durch kurze Segmentlängen im Layout digitaler Schaltungen," [pdf] Tagungsband Dresdner Arbeitstagung Schaltungs- und Systementwurf (DASS 2012), Fraunhofer Verlag, ISBN 978-3-8396-0404-5, pp. 52–56, May 2012.

  • M. Thiele, J. Lienig, "Der Feind auf dem Chip – Elektromigration in digitalen Schaltungen," [pdf, elektroniknet.de] Elektronik, WEKA Fachmedien, Ausgabe 2, pp. 32–36, Feb. 2012.

  • M. Thiele, J. Lienig, "Elektromigrationserscheinungen in zukünftigen digitalen Schaltungen," Tagungsband Dresdner Arbeitstagung Schaltungs- und Systementwurf (DASS 2011), Fraunhofer Verlag, ISBN 978-3-8396-0259-1, pp. 30–35, May 2011.

  • J. Lienig, "Introduction to Electromigration-Aware Physical Design," Invited Talk, [pdf] Proceedings of the International Symposium on Physical Design (ISPD'06), San Jose, CA, pp. 39–46, April 2006.

  • G. Jerke, J. Lienig, J. Scheible, "Reliability-Driven Layout Decompaction for Electromigration Failure Avoidance in Complex Mixed-Signal IC Designs," [pdf, slides] Proceedings of the Design Automation Conference (DAC'04), San Diego, CA, pp. 181–184, June 2004.

  • G. Jerke, J. Lienig, "Hierarchical Current Density Verification in Arbitrarily Shaped Metallization Patterns of Analog Circuits," [pdf] IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 23, no. 1, pp. 80–90, Jan. 2004

  • J. Lienig, G. Jerke, "Elektromigration -- eine neue Herausforderung beim Entwurf elektronischer Baugruppen," F&M Feinwerktechnik, Mikrotechnik, Mikroelektronik, Part I/Teil I: Ursachen und Beeinflussungsmöglichkeiten [pdf]: pp. 36–39, Oct. 2002, Part II/Teil II: Stromabhängige Verdrahtung von Leiterbahnen [pdf]: pp. 26–28, Jan./Feb. 2003, Part III/Teil III: Berechnung von St valign="top"romdichten [pdf]: pp. 12–15, March 2003.

  • J. Lienig, G. Jerke, "Current-Driven Wire Planning for Electromigration Avoidance in Analog Circuits," [pdf, slides] Proceedings of the 8th Asia and South Pacific Design Automation Conference (ASP-DAC), Kitakyusyu, Japan, pp. 783–788, 2003.

 

Ansprechpartner:

 

Dr.-Ing. Matthias Thiele

 

Prof. Dr.-Ing. habil. Jens Lienig

 

 Impressum

Letzte Änderung: 24.09.2019